XC6SLX25T-N3CSG324I स्पार्टन -6 FPGA में छह CMTS है, जिनमें से प्रत्येक में दो DCM और एक PLL शामिल हैं, और अकेले या एक कैस्केड में उपयोग किया जा सकता है। स्पार्टन -6 FPGA 3840 से 147443 लॉजिक यूनिट्स के घनत्व का विस्तार करता है, जिसमें पिछली स्पार्टन श्रृंखला की केवल आधी बिजली की खपत होती है, और इसमें तेजी से और अधिक व्यापक कनेक्टिविटी होती है। स्पार्टन -6 सीरीज़ परिपक्व 45 नैनोमीटर कम-पावर कॉपर प्रोसेस टेक्नोलॉजी को अपनाती है, लागत, बिजली की खपत और प्रदर्शन का सबसे अच्छा संतुलन प्राप्त करती है, एक नया और अधिक कुशल ड्यूल रजिस्टर 6-इनपुट लुकअप लुकअप लॉजिक और समृद्ध अंतर्निहित सिस्टम लेवल ब्लॉक प्रदान करती है।
XC6SLX25T-N3CSG324I स्पार्टन -6 FPGA में छह CMTS है, जिनमें से प्रत्येक में दो DCM और एक PLL शामिल हैं, और अकेले या एक कैस्केड में उपयोग किया जा सकता है। स्पार्टन -6 FPGA 3840 से 147443 लॉजिक यूनिट्स के घनत्व का विस्तार करता है, जिसमें पिछली स्पार्टन श्रृंखला की केवल आधी बिजली की खपत होती है, और इसमें तेजी से और अधिक व्यापक कनेक्टिविटी होती है। स्पार्टन -6 सीरीज़ परिपक्व 45 नैनोमीटर कम-पावर कॉपर प्रोसेस टेक्नोलॉजी को अपनाती है, लागत, बिजली की खपत और प्रदर्शन का सबसे अच्छा संतुलन प्राप्त करती है, एक नया और अधिक कुशल ड्यूल रजिस्टर 6-इनपुट लुकअप लुकअप लॉजिक और समृद्ध अंतर्निहित सिस्टम लेवल ब्लॉक प्रदान करती है।
विशेषता
एकाधिक कुशल एकीकृत ब्लॉक
अनुकूलित I/O मानक चयन
कंपित सोल्डर पैड
बड़े पैमाने पर प्लास्टिक तार कुंजी पैकेजिंग
45 नैनोमीटर प्रक्रिया लागत और कम बिजली की खपत के लिए अनुकूलित
स्लीप पावर-ऑफ मोड, शून्य बिजली की खपत प्राप्त करना
प्रत्येक अंतर I/O में 1080 mb/s तक की डेटा ट्रांसफर दर है
वैकल्पिक आउटपुट ड्राइवर, 24 एमए प्रति पिन तक
3.3V से 1.2V I/O मानकों और प्रोटोकॉल
कम लागत HSTL और SSTL मेमोरी इंटरफेस
गर्म स्वैपेबल मानकों के साथ आज्ञाकारी
सिग्नल अखंडता में सुधार करने के लिए समायोज्य I/O रूपांतरण दर
पीसीआई एक्सप्रेस डिजाइन के लिए एकीकृत समापन बिंदु मॉड्यूल
उच्च प्रदर्शन अंकगणितीय और सिग्नल प्रोसेसिंग
तेजी से 18 x 18 गुणक और 48 बिट संचायक
पाइपलाइन और कैस्केडिंग फ़ंक्शन
सहायक फ़िल्टर अनुप्रयोगों के लिए पूर्व एनकोडर
